// ******************************************************************************
// Copyright     :  Copyright (C) 2020, Hisilicon Technologies Co. Ltd.
// File name     :  prmtx_reg_offset.h
// Project line  :  Platform And Key Technologies Development
// Department    :  CAD Development Department
// Author        :  xxx
// Version       :  1.0
// Date          :  2020/3/24
// Description   :  The description of xxx project
// Others        :  Generated automatically by nManager V5.1
// History       :  xxx 2020/03/24 22:01:17 Create file
// ******************************************************************************

#ifndef PRMTX_REG_OFFSET_H
#define PRMTX_REG_OFFSET_H

/* QU_PRM_TX_CSR Base address of Module's Register */
#define CSR_QU_PRM_TX_CSR_BASE (0x6800)

/* **************************************************************************** */
/*                      QU_PRM_TX_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_QU_PRM_TX_CSR_PRM_TX_INDRECT_CTRL_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x0) /* PRM memory indirect access ctrl register */
#define CSR_QU_PRM_TX_CSR_PRM_TX_INDRECT_TIMEOUT_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x4) /* PRM indirect access timeout configuration */
#define CSR_QU_PRM_TX_CSR_PRM_TX_INDRECT_DAT0_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x8) /* PRM indirect access write or read data. */
#define CSR_QU_PRM_TX_CSR_PRM_TX_INDRECT_DAT1_REG (CSR_QU_PRM_TX_CSR_BASE + 0xC)          /* 间接访问数据 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_INDRECT_DAT2_REG (CSR_QU_PRM_TX_CSR_BASE + 0x10)         /* 间接访问数据 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_INDRECT_DAT3_REG (CSR_QU_PRM_TX_CSR_BASE + 0x14)         /* 间接访问数据 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_INDRECT_DAT4_REG (CSR_QU_PRM_TX_CSR_BASE + 0x18)         /* 间接访问数据 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_INDRECT_DAT5_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1C)         /* 间接访问数据 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_INDRECT_DAT6_REG (CSR_QU_PRM_TX_CSR_BASE + 0x20)         /* 间接访问数据 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_CSR_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x30)              /* 软件申请配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_Y_STF_FC_TH_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x34)      /* 黄区STF阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_Y_STL_FC_TH_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x38)      /* 黄区STL阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_R_STF_FC_TH_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x3C)      /* 红区STF阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_R_STL_FC_TH_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x40)      /* 红区STL阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_Y_STF_RSVD_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x44)       /* 黄区STF RSVD配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_Y_STL_RSVD_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x48)       /* 黄区STL RSVD配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_R_STF_RSVD_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x4C)       /* 红区STF RSVD配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_R_STL_RSVD_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x50)       /* 红区STL RSVD配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_Y_STF_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x54)            /* 黄区STF 资源CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_Y_STL_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x58)            /* 黄区STL 资源CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_R_STF_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x5C)            /* 红区STF 资源CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_R_STL_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x60)            /* 红区STL 资源CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_Y_STF_SH_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x64)         /* 黄区STF 资源SH_CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_Y_STL_SH_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x68)         /* 黄区STL 资源SH_CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_R_STF_SH_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x6C)         /* 红区STF 资源SH_CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_R_STL_SH_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x70)         /* 红区STL 资源SH_CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_Y_MON_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x74)            /* 黄区monitor配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_Y_HIS_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x78)            /* 黄区最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_R_MON_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x7C)            /* 红区monitor配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_R_HIS_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x80)            /* 红区最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_STLFQ_ALOC_REG (CSR_QU_PRM_TX_CSR_BASE + 0x84)           /* STLFQ ALOC 次数 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_STFFQ0_ALOC_REG (CSR_QU_PRM_TX_CSR_BASE + 0x88)          /* STFFQ0 ALOC 次数 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_STFFQ1_ALOC_REG (CSR_QU_PRM_TX_CSR_BASE + 0x8C)          /* STFFQ1 ALOC 次数 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_STLFQ_DALOC_REG (CSR_QU_PRM_TX_CSR_BASE + 0x90)          /* STLFQ DALOC 次数 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_STFFQ0_DALOC_REG (CSR_QU_PRM_TX_CSR_BASE + 0x94)         /* STFFQ0 DALOC 次数 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_STFFQ1_DALOC_REG (CSR_QU_PRM_TX_CSR_BASE + 0x98)         /* STFFQ1 DALOC 次数 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_CPB_DALOC_REG (CSR_QU_PRM_TX_CSR_BASE + 0x9C)            /* CPB DALOC 次数 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_CPB_DROP_REG (CSR_QU_PRM_TX_CSR_BASE + 0xA0)             /* CPB DROP 次数 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_OQ_DALOC_REG (CSR_QU_PRM_TX_CSR_BASE + 0xA4)             /* OQ DALOC 次数 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_STLFQ_ALOC_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0xA8)       /* STLFQ ALOC CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_STFFQ0_ALOC_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0xAC)      /* STFFQ0 ALOC CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_STFFQ1_ALOC_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0xB0)      /* STFFQ1 ALOC CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_STLFQ_DALOC_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0xB4)      /* STLFQ DALOC CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_STFFQ0_DALOC_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0xB8)     /* STFFQ0 DALOC CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_STFFQ1_DALOC_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0xBC)     /* STFFQ1 DALOC CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_CPB_DALOC_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0xC0)        /* CPB DALOC CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_CPB_DROP_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0xC4)         /* CPB DROP CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_OQ_DALOC_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0xC8)         /* OQ DALOC CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_R_STF_P_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0xCC)      /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_R_STL_P_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0xD0)      /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_R_STF_SRV_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0xD4)    /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_R_STL_SRV_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0xD8)    /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_R_STF_SRV_SH_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0xDC) /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_R_STL_SRV_SH_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0xE0) /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_R_STF_ST_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0xE4)     /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_R_STL_ST_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0xE8)     /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_R_STF_ST_SH_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0xEC)  /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_R_STL_ST_SH_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0xF0)  /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_STFIQ_ALOC_REG (CSR_QU_PRM_TX_CSR_BASE + 0xF4)           /* STFIQ ALOC 次数 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_STLIQ_ALOC_REG (CSR_QU_PRM_TX_CSR_BASE + 0xF8)           /* STLIQ ALOC 次数 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_YDA_DALOC_REG (CSR_QU_PRM_TX_CSR_BASE + 0xFC)            /* YDA DALOC 次数 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_STFIQ_ALOC_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x100)      /* STFIQ ALOC CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_STLIQ_ALOC_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x104)      /* STLIQ ALOC CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_YDA_DALOC_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x108)       /* YDA DALOC CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_Y_STF_P_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x10C)     /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_Y_STL_P_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x110)     /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_Y_STF_ST_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x114)    /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_Y_STL_ST_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x118)    /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_Y_STF_ST_SH_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x11C) /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_Y_STL_ST_SH_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x120) /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_G_MON_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x124)           /* 绿区monitor配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_G_HIS_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x128)           /* 绿区最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_CPI_ALOC_REG (CSR_QU_PRM_TX_CSR_BASE + 0x12C)            /* PRM_TX_CPI_ALOC */
#define CSR_QU_PRM_TX_CSR_PRM_TX_GRQ_ALOC_REG (CSR_QU_PRM_TX_CSR_BASE + 0x130)            /* PRM_TX_GRQ_ALOC */
#define CSR_QU_PRM_TX_CSR_PRM_TX_GRQ_DALOC_REG (CSR_QU_PRM_TX_CSR_BASE + 0x134)           /* PRM_TX_GRQ_DALOC */
#define CSR_QU_PRM_TX_CSR_PRM_TX_CPI_ALOC_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x138)        /* PRM_TX_CPI_ALOC_CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_GRQ_ALOC_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x13C)        /* PRM_TX_GRQ_ALOC_CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_GRQ_DALOC_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x140)       /* PRM_TX_GRQ_DALOC_CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_H_COS_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x144)       /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_H_P_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x148)         /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_H_P_SH_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x14C)      /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_H_SRV_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x150)       /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_H_SRV_SH_HIS_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x154)    /* 最大值记录 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_GLB_RSVD_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x158)        /* GLB RSVD配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_GLB_FC_TH_CFG0_REG (CSR_QU_PRM_TX_CSR_BASE + 0x15C)      /* GLB阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_GLB_FC_TH_CFG1_REG (CSR_QU_PRM_TX_CSR_BASE + 0x160)      /* GLB阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_GLB_FC_TH_CFG2_REG (CSR_QU_PRM_TX_CSR_BASE + 0x164)      /* GLB阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_GLB_DRP_TH_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x168)      /* GLB阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_PG1_RSVD_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x16C)        /* PG0 RSVD配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_PG1_FC_TH_CFG0_REG (CSR_QU_PRM_TX_CSR_BASE + 0x170)      /* PG1阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_PG1_FC_TH_CFG1_REG (CSR_QU_PRM_TX_CSR_BASE + 0x174)      /* PG1阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_PG1_FC_TH_CFG2_REG (CSR_QU_PRM_TX_CSR_BASE + 0x178)      /* PG1阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_PG1_DRP_TH_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x17C)      /* PG1阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_PG2_RSVD_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x180)        /* PG2 RSVD配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_PG2_FC_TH_CFG0_REG (CSR_QU_PRM_TX_CSR_BASE + 0x184)      /* PG2阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_PG2_FC_TH_CFG1_REG (CSR_QU_PRM_TX_CSR_BASE + 0x188)      /* PG2阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_PG2_FC_TH_CFG2_REG (CSR_QU_PRM_TX_CSR_BASE + 0x18C)      /* PG2阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_PG2_DRP_TH_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x190)      /* PG2阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_PG3_RSVD_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x194)        /* PG3 RSVD配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_PG3_FC_TH_CFG0_REG (CSR_QU_PRM_TX_CSR_BASE + 0x198)      /* PG3阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_PG3_FC_TH_CFG1_REG (CSR_QU_PRM_TX_CSR_BASE + 0x19C)      /* PG3阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_PG3_FC_TH_CFG2_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1A0)      /* PG3阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_PG3_DRP_TH_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1A4)      /* PG3阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_PG1_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1A8)             /* PG1资源统计 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_PG2_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1AC)             /* PG2黄区资源统计 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_PG3_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1B0)             /* PG3红区资源统计 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_GLB_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1B4)             /* GLB资源统计 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_GLB_MAX_CNT_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1B8)     /* GLB最大阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_CPI_REQ_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1BC)         /* CPI PRE预扣配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_MQM_ULOAD_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1C0)       /* PG1轻负载阈值配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_BMH_WRR_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1C4)         /* TX绿区WRR权重配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_BMY_WRR_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1C8)         /* TX黄区WRR权重配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_BMR_WRR_CFG0_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1CC)        /* TX红区WRR权重配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_BMR_WRR_CFG1_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1D0)        /* TX红区WRR权重配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_BMG_WRR_CFG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1D4)         /* TX GLB 区WRR权重配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_CNT_OVER_FLAG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1D8)       /* CNT上溢出标志 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_CNT_UNDER_FLAG_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1DC)      /* CNT下溢出标志 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_FIFO_TH_CFG0_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1E0)        /* TX fifo阈值配置0 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_FIFO_TH_CFG1_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1E4)        /* TX fifo阈值配置1 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_FIFO_TH_CFG2_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1E8)        /* TX fifo阈值配置2 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_CPB_ALOC_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1EC)            /* PRM_TX_CPB_ALOC */
#define CSR_QU_PRM_TX_CSR_PRM_TX_CPB_ALOC_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1F0)        /* PRM_TX_CPB_ALOC_CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_OQ_ALOC_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1F4)             /* PRM_TX_OQ_ALOC */
#define CSR_QU_PRM_TX_CSR_PRM_TX_OQ_ALOC_CNT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1F8)         /* PRM_TX_OQ_ALOC_CNT */
#define CSR_QU_PRM_TX_CSR_PRM_TX_DOUBLE_DALOC_WGT_REG (CSR_QU_PRM_TX_CSR_BASE + 0x1FC)    /* TX双黄/红区释放权重配置 */
#define CSR_QU_PRM_TX_CSR_PRM_TX_ERR_SRC_REG (CSR_QU_PRM_TX_CSR_BASE + 0x200)             /* TX溢出DFX */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_EN_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x234) /* PRMTX侧的入口FIFO带宽监测使能配置 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_WIN_LEN_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x238) /* PRMTX侧的入口FIFO带宽监测，窗口长度配置 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_MAX_TIMES_CPB_ALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x23C) /* PRMTX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_MAX_TIMES_CPI_ALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x240) /* PRMTX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_MAX_TIMES_OQ_ALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x244) /* PRMTX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_MAX_TIMES_CPB_DALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x248) /* PRMTX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_MAX_TIMES_CPB_DROP_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x24C) /* PRMTX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_MAX_TIMES_STLIQ_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x250) /* PRMTX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_MAX_TIMES_STFIQ_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x254) /* PRMTX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_MAX_TIMES_STLFQ_ALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x258) /* PRMTX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_MAX_TIMES_STFFQ0_ALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x25C) /* PRMTX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_MAX_TIMES_STFFQ1_ALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x260) /* PRMTX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_MAX_TIMES_STLFQ_DALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x264) /* PRMTX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_MAX_TIMES_STFFQ0_DALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x268) /* PRMTX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_MAX_TIMES_STFFQ1_DALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x26C) /* PRMTX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_MAX_TIMES_OQ_DALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x270) /* PRMTX侧的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_WIN_CNT_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x274) /* PRMTX侧的入口FIFO带宽监测，窗口个数计数器 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_OVER_MAX_TIMES_CNT_CPB_ALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x278) /* PRMTX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_OVER_MAX_TIMES_CNT_CPI_ALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x27C) /* PRMTX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_OVER_MAX_TIMES_CNT_OQ_ALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x280) /* PRMTX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_OVER_MAX_TIMES_CNT_CPB_DALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x284) /* PRMTX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_OVER_MAX_TIMES_CNT_CPB_DROP_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x288) /* PRMTX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_OVER_MAX_TIMES_CNT_STLIQ_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x28C) /* PRMTX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_OVER_MAX_TIMES_CNT_STFIQ_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x290) /* PRMTX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_OVER_MAX_TIMES_CNT_STLFQ_ALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x294) /* PRMTX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_OVER_MAX_TIMES_CNT_STFFQ0_ALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x298) /* PRMTX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_OVER_MAX_TIMES_CNT_STFFQ1_ALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x29C) /* PRMTX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_OVER_MAX_TIMES_CNT_STLFQ_DALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x2A0) /* PRMTX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_OVER_MAX_TIMES_CNT_STFFQ0_DALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x2A4) /* PRMTX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_OVER_MAX_TIMES_CNT_STFFQ1_DALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x2A8) /* PRMTX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_TX_CSR_PRMTX_BW_MONITOR_OVER_MAX_TIMES_CNT_OQ_DALOC_REG \
    (CSR_QU_PRM_TX_CSR_BASE + 0x2AC) /* PRMTX侧的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */

/* QU_PRM_PD_PROC_CSR Base address of Module's Register */
#define CSR_QU_PRM_PD_PROC_CSR_BASE (0x7800)

/* **************************************************************************** */
/*                      QU_PRM_PD_PROC_CSR Registers' Definitions                            */
/* **************************************************************************** */

#define CSR_QU_PRM_PD_PROC_CSR_PRM_FIFO_AF_CFG0_REG \
    (CSR_QU_PRM_PD_PROC_CSR_BASE + 0x0) /* 复制流程模块FIFO的almost-full水线配置 */
#define CSR_QU_PRM_PD_PROC_CSR_PRM_FIFO_AE_CFG0_REG \
    (CSR_QU_PRM_PD_PROC_CSR_BASE + 0x4) /* 复制流程模块FIFO的almost-empty水线配置 */
#define CSR_QU_PRM_PD_PROC_CSR_PRM_INDRECT_CTRL_REG \
    (CSR_QU_PRM_PD_PROC_CSR_BASE + 0x8) /* PRM复制流程模块间接寻址控制寄存器 */
#define CSR_QU_PRM_PD_PROC_CSR_PRM_INDRECT_TIMEOUT_REG \
    (CSR_QU_PRM_PD_PROC_CSR_BASE + 0xC) /* PRM间接寻址Timeout水线配置 */
#define CSR_QU_PRM_PD_PROC_CSR_PRM_BW_MONITOR_EN_REG \
    (CSR_QU_PRM_PD_PROC_CSR_BASE + 0x10) /* PRM的入口FIFO带宽监测使能配置 */
#define CSR_QU_PRM_PD_PROC_CSR_PRM_BW_MONITOR_WIN_LEN_REG \
    (CSR_QU_PRM_PD_PROC_CSR_BASE + 0x14) /* PRM的入口FIFO带宽监测，窗口长度配置 */
#define CSR_QU_PRM_PD_PROC_CSR_PRM_BW_MONITOR_MAX_TIMES_OQ_OREP_REG \
    (CSR_QU_PRM_PD_PROC_CSR_BASE + 0x18) /* PRM的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_PD_PROC_CSR_PRM_BW_MONITOR_MAX_TIMES_OQ_PRLS_REG \
    (CSR_QU_PRM_PD_PROC_CSR_BASE + 0x1C) /* PRM的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_PD_PROC_CSR_PRM_BW_MONITOR_MAX_TIMES_CPB_PRLS_REG \
    (CSR_QU_PRM_PD_PROC_CSR_BASE + 0x20) /* PRM的入口FIFO带宽监测，单个窗口内允许的最大写FIFO次数。 */
#define CSR_QU_PRM_PD_PROC_CSR_PRM_INDRECT_DAT0_REG \
    (CSR_QU_PRM_PD_PROC_CSR_BASE + 0x24) /* PRM memory indirect access write data or read data. */
#define CSR_QU_PRM_PD_PROC_CSR_PRM_FIFO_FILL0_REG \
    (CSR_QU_PRM_PD_PROC_CSR_BASE + 0x28) /* 复制流程模块的FIFO内数据个数 */
#define CSR_QU_PRM_PD_PROC_CSR_OQ_PRM_OREP_REP_PCK_REG \
    (CSR_QU_PRM_PD_PROC_CSR_BASE + 0x2C) /* PRM通过orep接口收到OQ的复制报文指令（不包含lrep指令）计数统计 */
#define CSR_QU_PRM_PD_PROC_CSR_OQ_PRM_OREP_LREP_PCK_REG \
    (CSR_QU_PRM_PD_PROC_CSR_BASE + 0x30) /* PRM通过orep接口收到OQ的lrep指令计数统计 */
#define CSR_QU_PRM_PD_PROC_CSR_OQ_PRM_PRLS_PCK_REG \
    (CSR_QU_PRM_PD_PROC_CSR_BASE + 0x34) /* PRM收到OQ的prls指令计数统计 */
#define CSR_QU_PRM_PD_PROC_CSR_CPB_PRM_PRLS_PCK_REG \
    (CSR_QU_PRM_PD_PROC_CSR_BASE + 0x38) /* PRM收到CPB的prls指令计数统计 */
#define CSR_QU_PRM_PD_PROC_CSR_PRM_OQ_MDP_PCK_REG \
    (CSR_QU_PRM_PD_PROC_CSR_BASE + 0x3C) /* PRM通过MDP接口向OQ丢弃报文个数计数统计 */
#define CSR_QU_PRM_PD_PROC_CSR_PRM_BW_MONITOR_WIN_CNT_REG \
    (CSR_QU_PRM_PD_PROC_CSR_BASE + 0x40) /* PRM的入口FIFO带宽监测，窗口个数计数器 */
#define CSR_QU_PRM_PD_PROC_CSR_PRM_BW_MONITOR_OVER_MAX_TIMES_CNT_OQ_OREP_REG \
    (CSR_QU_PRM_PD_PROC_CSR_BASE + 0x44) /* PRM的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_PD_PROC_CSR_PRM_BW_MONITOR_OVER_MAX_TIMES_CNT_OQ_PRLS_REG \
    (CSR_QU_PRM_PD_PROC_CSR_BASE + 0x48) /* PRM的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */
#define CSR_QU_PRM_PD_PROC_CSR_PRM_BW_MONITOR_OVER_MAX_TIMES_CNT_CPB_PRLS_REG \
    (CSR_QU_PRM_PD_PROC_CSR_BASE + 0x4C) /* PRM的入口FIFO带宽监测，超过FIFO写上限的窗口个数计数器 */

#endif // PRMTX_REG_OFFSET_H
